台积电被曝研发类EMIB先进封装技术，与CoWoS-L有何不同？

据The Information 7月30日报道，台积电（TSMC）正在研发一种类似于英特尔嵌入式多芯片互连桥接（EMIB）的先进封装技术。报道援引两位直接知情人士的消息称，台积电正与载板厂商景硕科技（Kinsus Interconnect Technology）合作推进该项目，但双方均未公开披露。该技术的名称、结构和量产时间表尚未公布。

这一动向不能简单理解为台积电在复制英特尔的桥接式封装。台积电的CoWoS-L同样在需要连接芯片的位置放置了小型硅桥。两种方案的区别在于桥接嵌入封装的哪一层，以及该步骤前后工序由谁负责量产。

CoWoS-L已使用局部硅桥

查阅台积电官方资料可知，CoWoS-L并非与EMIB无关的“全中介层方案”。CoWoS-S使用大面积硅中介层，而CoWoS-L则将局部硅互连（LSI）嵌入模塑RDL中介层中。LSI内的亚微米铜布线在需要的位置以高密度连接SoC之间或SoC与HBM。

首款3.5倍光罩尺寸的CoWoS-L已于2024年进入量产。CoWoS-S自2012年起量产，目前支持最大3.3倍光罩尺寸的硅中介层，约2700平方毫米。对于更大尺寸的AI加速器，台积电推荐使用CoWoS-L或基于RDL布线的CoWoS-R。

换言之，尚未披露的关键信息并非“台积电也用硅桥”，而是桥接将置于比现有CoWoS-L更靠近载板的哪一层，以及中间的中介层和组装工艺将如何改变。

EMIB将桥接嵌入载板内部

英特尔的EMIB将小型硅桥置于载板内形成的空腔中，并与介质层和金属积层集成。仅桥接周围需要精细微凸点，芯片其余部分可保持较粗凸点间距。这种设计无需通过大面积硅中介层走线，直接在需要的位置连接相邻逻辑芯片或逻辑芯片与HBM。

英特尔自2017年起量产EMIB，并已扩展至EMIB-M（增加MIM电容以补充供电）和EMIB-T（硅桥中集成TSV）。在ECTC 2026上展示的研究成果中，EMIB-T实现了25µm FLI凸点间距、120×120mm封装尺寸，计算/存储芯片面积超过9倍光罩尺寸，带宽数据包括HBM4e超过12Gb/s、UCIe达64Gb/s。

以上为英特尔自有研究数据，并非在任何客户量产产品中优于台积电的实测结果。但它们表明EMIB正向针对大型AI封装的技术开发迈进。在实际迁移中，还需对齐封装设计规则并验证与HBM的兼容性——仅凭面积大小并不能决定采用与否。

台积电乐见EMIB-T，英特尔扩展制造网络

台积电董事长魏哲家在7月16日Q2财报电话会上被问及EMIB-T是否构成竞争威胁时表示，台积电封装产能确实紧张到制约客户增长，因此欢迎市场上有更多选择。逻辑在于：如果竞争对手承接后端封装，台积电制造的晶圆更容易进入产品，这反而会带动台积电核心前端业务增长。

与此同时，英特尔在推进桥接设计的同时也在扩展制造网络。2025年4月，Amkor宣布将通过与英特尔的战略合作，在韩国、葡萄牙和美国扩大EMIB组装产能。若外部组装点与英特尔自有设施同时可用，客户可同时评估技术与供应能力。

The Information于6月报道称，谷歌和英伟达正考虑将英特尔作为备选制造来源，SK海力士也在测试其内存是否能与英特尔先进封装可靠配合。这些尚不能证实已确定采用或量产，但确实表明台积电所说的“欢迎替代后端方案”已开始进入客户实际评估和测试阶段。

勿与另一项约一年期项目混淆

在7月16日财报电话会上，台积电还回答了关于玻璃基板和玻璃核心的问题。魏哲家表示，CoWoS仍是当前主力，公司正与载板厂商合作开发低成本替代技术，试产线约需一年时间才能达到可与客户进行生产的成熟度。

该声明未提及景硕或EMIB。台积电并未确认这与两周后报道的类EMIB项目是同一个，因此不能将约一年的时间线直接套用为新方案的量产时间表。

新方案唯有在台积电披露横截面结构和量产工艺后方可恰当评估：RDL中介层是否保留？景硕负责哪一层？客户有多少基于现有CoWoS的设计可以原封不动地沿用？这些细节一旦公开，才能判断台积电的研发努力是填补产能缺口的补充产线，还是为正面竞争EMIB而构建的新产品线。

来源：编译自3dfabric.tsmc.com | investor.tsmc.com | intel.com | community.intel.com | kinsus.com.tw | amkor.com | theinformation.com